# (19)日本国特許庁 (JP) (12) 公開特許公報 (A)

(11)特許出願公開番号 特開2000-298652 (P2000-298652A)

(43)公開日 平成12年10月24日(2000.10.24)

(51) Int.Cl.7		識別記号	FΙ		Ť	f-7]-ト*(参考)
G06F	15/16	6 4 0	G06F	15/16	640B	5B045
	15/78	5 1 0		15/78	510G	5B062
					510A	

# 審査請求 未請求 請求項の数7 OL (全 8 頁)


(21)出願番号	<b>特願平11-106052</b>	(71)出願人 000006013		
		三菱電機株式会社		
(22)出願日	平成11年4月14日(1999.4.14)	東京都千代田区丸の内二丁目2番3号 (72)発明者 鈴木 和雅		
		東京都千代田区丸の内二丁目2番3号 3 菱電機株式会社内		
		(72)発明者 服部 孝		
		東京都千代田区丸の内二丁目2番3号 三 菱電機株式会社内		
		(74)代理人 100099461		
		弁理士 清井 章司 (外2名)		
		Fターム(参考) 5B045 EE01 EE03 EE14 KK08		
		5B062 CC04 DD02 DD05 DD10		

# (54) 【発明の名称】 マルチプロセッサ

## (57)【要約】

【課題】 単体のプロセッサよりも複数のプロセスを効 率良く実行できるようにし、従来のマルチプロセッサよ りも面積を小さくする。

【解決手段】 複数のプロセッサ3、4と、複数のプロ セッサから共有される命令メモリ1及びデータメモリ2 と、複数のプロセッサから共有される演算器6を備え、 更に命令メモリ1、データメモリ2、及び演算器6が同 時期には1つのプロセッサからのみアクセスされるよう に調停する調停回路5を備える。



1

### 【特許請求の範囲】

【請求項1】 複数のプロセッサと、前記複数のプロセッサから使用される共有演算器と、前記複数のプロセッサのうち一のプロセッサが前記共有演算器を使用している間は他のプロセッサが前記共有演算器を使用できないように制御する調停回路を備えることを特徴とするマルチプロセッサ。

【請求項2】 前記調停回路は、前記一のプロセッサの前記共有演算器の使用を許可する信号を前記一のプロセッサに送出するとともに、前記他のプロセッサの前記共有演算器の使用を拒絶する信号を前記他のプロセッサに送出することを特徴とする請求項1記載のマルチプロセッサ。

【請求項3】 前記調停回路は、前記共有演算器を使用できる前記一のプロセッサと前記他のプロセッサとを一定時間ごとに切り替えることを特徴とする請求項1記載のマルチプロセッサ。

【請求項4】 複数のプロセッサと、前記複数のプロセッサから使用される共有演算器と、前記複数のプロセッサから使用される共有メモリと、前記複数のプロセッサ 20 のうちーのプロセッサが前記共有演算器を使用している間は他のプロセッサが前記共有演算器を使用できないように制御するとともに前記複数のプロセッサのうちーのプロセッサが前記共有メモリを使用している間は他のプロセッサが前記共有メモリを使用できないように制御する調停回路を備えることを特徴とするマルチプロセッサ。

【請求項5】 前記調停回路は、前記共有演算器の使用については前記一のプロセッサの前記共有演算器の使用を許可する信号を前記一のプロセッサに送出するとともに、前記他のプロセッサの前記共有演算器の使用を拒絶する信号を前記他のプロセッサに送出し、前記共有メモリの使用については前記一のプロセッサの前記共有メモリの使用を許可する信号を前記一のプロセッサに送出するとともに、前記他のプロセッサの前記共有メモリの使用を拒絶する信号を前記他のプロセッサに送出することを特徴とする請求項4記載のマルチプロセッサ。

【請求項6】 前記調停回路は、前記共有演算器の使用については前記共有演算器を使用できる前記一のプロセッサと前記他のプロセッサとを一定時間ごとに切り替え、前記共有メモリの使用については前記共有メモリを使用できる前記一のプロセッサと前記他のプロセッサとを一定時間ごとに切り替えることにより制御することを特徴とする請求項4記載のマルチプロセッサ。

【請求項7】 前記共有演算器と前記複数のプロセッサとが前記共有メモリと前記複数のプロセッサとの間の接続と別個に接続されていることを特徴とする請求項4記載のマルチプロセッサ。

【発明の詳細な説明】

[0001]

2

【発明の属する技術分野】この発明は、複数のプロセッサを実装したマルチプロセッサに関するものである。特に、単一のLSI上に複数のプロセッサを実装した1チップマルチプロセッサにおいて、複数のプロセッサで回路を共有することによりLSI面積を抑えつつ、複数のプロセスを効率よく実行することが可能なマルチプロセッサに関するものである。

#### [0002]

【従来の技術】単一のプロセッサからなるシングルプロセッサ上で複数の処理を実行する手段として代表的なものに、OS(基本ソフトウェア)をベースにおき、OS上で各種アプリケーションを実行するというものがある。OSはあるプログラムの処理単位(以後、プロセスと呼ぶ)に分けて各アプリケーションを実行する。同時に1つのプロセッサ上で実行できるプロセスは1つであるため、ある時間毎に実行するプロセスを細かく切り替えることによって、あたかも複数のプロセスを同時に実行しているかのように見せている。

【0003】図9は、2つのプロセスが時分割で実行さ れているときの、プロセッサ上で動作している処理の様 子を示したもので、4001、4002はそれぞれ異な る2つのプロセス プロセスA、プロセスBを示し、4 003は、2つのプロセスの切り替え(以後、「プロセ ススイッチ」という)のために必要な処理を示してい る。プロセスを時分割で切り替える一般的な手段として は、タイマーからの割り込みを利用する方法がある。例 えば、タイマーからの割り込み回数をカウントしてお き、あらかじめ決められたあるカウント値に達したら、 プロセススイッチを行うようにする。プロセススイッチ では、プロセッサの視点から見た場合には、切り替える 前に実行していたプロセスに関するデータ(プログラム カウンタ (PC) 値、スタックポインタアドレス、汎用 レジスタ、プログラム状態語(PSW)中の必要な情報 など)のメモリへの待避、切り替え先のプロセスに関す るデータ(PC値、スタックポインタ、汎用レジスタ、 PSW内の情報など)のデータメモリからのリストアが 行われる。そのため、プロセススイッチが実行される と、プロセッサでは数十~数百の命令が実行されること になり、次のプロセスへの切り替えに時間を要し、高速 40 処理が図れないという問題があった。

【0004】この問題を解決し、種々の処理を高速に実行する手法の1つとして、マルチプロセッサシステムがある。これは、必要とされる処理を、複数のプロセッサに分散して並列に処理することによって、高速化を計るものである。近年のLSI集積技術は、このマルチプロセッサシステムを単一のLSI上に実装することを可能にし、マルチプロセッサシステムを安価に実現することを可能にした。しかし、マルチプロセッサは、高速処理が図れる一方で、複数のプロセッサが各々命令メモリ等のハードウェア・リソースを有するため面積的に不利と

3

いう問題点がある。この問題を解決する手段として、例 えば、特開昭62-24356で開示された1チップマ イクロコンピュータがある。特開昭62-24356で は、特にROM、RAMを共用することにより面積的に 有利にするとともに、各プロセッサでのROM、RAM をアクセスするタイミングをずらすことにより効率的に プログラムを実行することが可能なマルチプロセッサシ ステムについて開示している。

#### [0005]

単一のプロセッサで複数のプロセスを実行する際には、 プロセススイッチが発生してしまう。このため、ユーザ からは実際には必要としない処理に対して、時間を消費 してしまうことになり、高速処理が実現できないという 問題がある。マルチプロセッサでは、各プロセッサで実 行するプロセスを分けることにより、上記の問題を解決 することが可能であるが、それぞれのプロセッサが独立 してハードウェア・リソースを持つため、面積的に不利 との問題点があった。この点につき、従来はROM、R AMといったメモリを共有する手段を採用していたが、 近年のプロセッサの省面積要求に対して、このメモリの 共有のみでは十分とはいえず、更なる省面積化を実現す るマルチプロセッサ技術が望まれていた。そこで、この 発明は上記のような問題点を解決するためになされたも ので、複数のプロセスが実行されるときにも効率よく実 行することができ、かつ省面積なプロセッサを実現する ことを目的とする。

#### [0006]

【課題を解決するための手段】この発明に係るマルチプ ロセッサは、複数のプロセッサと複数のプロセッサから 共有されるメモリ、更には複数のプロセッサから共有さ れる演算器を備えるものであり、メモリ、及び演算器は 同時期には一つのプロセッサからのみアクセスされるよ うに調停する手段を備えるものである。具体的には、以 下の特徴を有する。

【0007】命令コードを記憶する命令メモリと、被演 算データや演算結果を記憶するデータメモリと、演算器 を内部に含まない複数のプロセッサと、プロセッサから の制御データに従って演算を行う演算器とを持ち、前記 命令メモリ、前記データメモリ、及び前記演算器は、複 数の前記プロセッサによって共有され、それぞれ同時期 には多くとも一つの前記プロセッサのみからアクセスさ れるようにする手段を持つことを特徴とする。

【0008】一定の期間ごとに、命令メモリ、データメ モリ、及び、演算器を使用することが可能なプロセッサ を切り替える手段を持つことを特徴とする。

#### [0009]

【発明の実施の形態】実施の形態1. 図1、図2はこの 発明の実施の一形態を示す1チップマルチプロセッサの 構成図である。説明を簡単にするため、ここではプロセ 50 る。図3において、20は命令を読み出す(フェッチす

ッサが2つの場合を例にとって説明する。図において、 1は命令コードを記憶する命令メモリ、2は、被演算デ ータや命令の実行結果などを記憶するデータメモリ、3 は命令コードに従って命令を実行するプロセッサ#0で あり、内部に演算器を含んでいない。 4はプロセッサ# 1であり、プロセッサ#0(3)と同様に内部に演算器 を含んでいない。5は調停回路であり、命令メモリ1、 データメモリ2及び演算器6をどちらのプロセッサが使 用するかを決定する。 つまり、調停回路 5 は、共有メモ 【発明が解決しようとする課題】以上のように、従来の 10 リ(命令メモリ及びデータメモリ)のみならず、演算器 6の使用についても調停する。6は演算器であり、演算 命令を実行する際に必要となる加算器や乗算器などを含 む。また、演算器はプロセッサ#0(3)及びプロセッ サ#1(4)に共有されている。301、401はメモ リアクセス部であり、命令コードを命令メモリ1から読 み出す(フェッチする)ときや、ロード/ストア命令に おいて、レジスタとメモリ間でデータ転送を行うとき に、命令メモリ1やデータメモリ2に対してアクセスを 行う。302、402は命令デコーダ部であり、読み出 20 した (フェッチした) 命令コードをデコードし、適切な 制御信号を命令実行部303、403や調停回路5に伝 える。303、403は命令実行部であり、命令デコー ダ部302や調停回路から送出された制御信号に従っ て、演算器6に制御信号や必要なデータを送出したり、 演算器6が実行した演算結果をラッチして汎用レジスタ 320、420に書込んだりする。また、310、41 0は制御レジスタであり、現在実行中のプログラムの次 に読み出す (フェッチする) 命令コードの命令メモリ1 上のアドレスを保持するプログラムカウンタや、プロセ 30 ッサの状態などの情報を保持するプログラムステータス ワード等から構成される。320、420は汎用レジス タであり、演算結果データや被演算データなどを一時的 に保持するレジスタから構成される。図1では、命令メ モリ1、データメモリ2、及び演算器6が共通のバスを 介してプロセッサ#0(3)とプロセッサ#1(4)に 接続している構成を示してしている。図2においては、 演算器6は、命令メモリ1、データメモリ2とは別のバ スを介して各プロセッサに接続されている。図1の構成 ではバスを共通にするため、バスの数を減少させること 40 ができるとのメリットがある。一方で、図1では、バス が共通するためデータの送受信が混み合うとのデメリッ トがあり、図2の構成は演算器6と共有メモリ(命令メ モリ及びデータメモリ)で使用するバスを別にしている のでデータ送受信が円滑に行えるとのメリットがある。 これらの構成は、プロセッサの使用目的や使用条件等に よって選択することができる。

> 【0010】図3は、プロセッサ#0(3)及びプロセ ッサ#1(4)における演算命令のパイプラインの構成 を示したもので、4段のパイプラインから構成されてい

6

る)期間(以下、「IFステージ」という)であり、2 1は、命令をデコードする期間(以下「Dステージ」と いう)であり、22は、デコードした命令を実行する期 間(以下「Eステージ」という)であり、23は、演算 した結果をレジスタに書き戻す期間(以下、「Wステー ジ」という)である。次に動作について説明するが、プ ロセッサ#0(3)もプロセッサ#1(4)も基本的な 動作は同じなので、特にことわりがない限り、プロセッ サ#0(3)に関して説明していく。 IFステージ20 では、PCカウンタが示すアドレスにある命令コードを メモリアクセス部301を経由して命令メモリ1から読 み出す。次に、Dステージ21では、読み出した命令コ ードを命令デコーダ部302にてデコードし、デコード 結果を命令実行部303に送出する。このとき、実行す る命令コードが演算命令の場合には、調停回路5に対し て、次のステージで演算器6へのアクセスを行う旨のリ クエスト信号を送出する。そして、Eステージ22で は、命令デコーダ部302から出力された制御信号、及 び、調停回路5からのアクセスを許可することを意味す るアクノーリッジ信号に従って、演算器6に対して被演 20 完了するまで待たされる。このため、プロセッサ#1 算データ及び演算の種別を示す制御コードを送出する。 演算器6では、受け取ったデータ及び制御コードに従っ て演算を行った後、命令実行部303に演算結果を送出 する。最後に、Wステージ23では、命令実行部303 は、演算器6から受け取った演算結果を、汎用レジスタ 320に書込む。調停回路5では、プロセッサ#0

(3)、プロセッサ#1(4)が命令メモリ1、データ メモリ2、演算器6の各リソースを使用するときの調停 を行う。リソースを使用する側のプロセッサは、調停回 路5に対して、使用する各リソースに応じたリクエスト 信号を送出し、それを受け取った調停回路5は、使用の 許可を意味するアクノーリッジ信号を、使用を許可する プロセッサに対して送出する。調停回路5では、各リソ ースに対して、先にリクエスト信号を出したプロセッサ に対して、アクノーリッジ信号を送出するが、複数のプ ロセッサから同時期にリクエスト信号が送出されたとき には、優先度に従ってアクノーリッジ信号を送出し、他 方のプロセッサに対してはアクセスを拒絶する信号を送 出する。この優先度の付け方に関しては、例えば、固定 にしてもよいし、順番に各プロセッサ間で優先度が変る ようにしてもよい。

【0011】図4は、プロセッサ#0(3)、プロセッ サ#1(4)で、それぞれ異なる一連の演算命令を実行 したときのパイプラインの様子を示したものである。3 0、32、34は、プロセッサ#0(3)において、こ の順番に実行される一連の演算命令であり、31、3 3、35は、プロセッサ#1 (4) において、この順番 に実行される一連の演算命令である。プロセッサ#0 (3)、プロセッサ#1(4)から同時期に命令メモリ

回路5はプロセッサ#0(3)に対してアクノーリッジ 信号を返したため、プロセッサ#1(4)側で実行され る演算命令31の1Fステージは、プロセッサ#0 (3) 側の演算命令30の1Fステージが完了するまで 待たされ、2クロックサイクル分続いている。同様に、 プロセッサ#0(3)で実行される演算命令32も、プ ロセッサ#1(4)で実行される演算命令31のIFス テージが完了するまで待たされるために2クロックサイ クル分続き、以下、演算命令33、34、35に関して も同様である。次に、演算命令32のEステージにおい ては、プロセッサ#0(3)は調停器5からアクノーリ ッジ信号を受けて演算器6を使用しているが、演算処理 に2クロックサイクル要している。このため、演算命令 32のEステージと演算命令33のEステージとが重複 することになる。この場合プロセッサ#1(4)は、演 算器6ヘアクセスするためのリクエスト信号を調停回路 5に対し送出するが、演算器6は既にプロセッサ#1 (0) により使用されているためプロセッサ#1(4) のリクエストは拒絶され、演算命令32のEステージが (4) の演算命令33のEステージは2クロックサイク ル分続き、以下、演算命令34,35に関しても同様に 2クロックサイクル続くことになる。

【0012】図5は、本実施の形態における1チップマ ルチプロセッサにおいて、2つのプロセスを実行したと きの様子を示したものである。41は、プロセッサ#0 (3) で、42は、プロセッサ#1(4)でそれぞれ実 行されているプロセスを示す。また、40はシングルプ ロセッサにおいて時分割制御により同様の処理を実行し 30 たときの様子を示しており、41、42との比較のため に示している。この実施の形態における1チップマルチ プロセッサでは、複数のプロセッサが使用するリソース の競合が発生した場合に、対応するパイプラインステー ジが延びるため、プロセスA(4001)、プロセスB (4002)とも単体では処理時間が長くなっている が、競合しないとき、あるいは、命令メモリ、データメ モリ、演算器を使用しないステージに関しては2つのプ ロセッサで並列に処理を実行することが可能であるた め、また、プロセススイッチ4003が発生しないた め、総合的な処理時間は大幅に短縮されている。また、 本発明の調停回路はメモリのみならず、演算器6につい ての調停も行うことができるため、各プロセッサで演算 器6を共有することができる。この結果、各プロセッサ が演算器を内部に搭載するときに比べて大幅に面積を減 少させることができる。特に、多数のプロセッサが配置 される場合には省スペース化に大きく貢献することにな

【0013】以上のように、複数のプロセスを実行した ときにプロセススイッチが発生せずに効率よく処理を実 1のリクエスト信号を調停回路5に対して出力し、調停 50 行することができ、またメモリや演算器を複数のプロセ

ッサで共用するように構成したので、省スペースな1チ ップマルチプロセッサを実現することができる。

【0014】実施の形態2.以上の実施の形態1では、 複数のプロセッサに共用されているリソース(命令メモ リ1、データメモリ2、演算器6)を各プロセッサが使 用する際に、調停回路に対してリクエストを出し、調停 回路から使用を許可されたプロセッサが、目的のリソー スを使用するようにしたものであるが、次に一定の時間 間隔でリソースを使用することができるプロセッサを切 り替えるようにする場合の実施の形態を示す。この実施 10 プロセッサにおいて時分割制御により同様の処理を実行 の形態では、調停回路5はタイマーカウンタを持ち、あ る一定時間間隔毎にリソースを使用することを許可する プロセッサを切り替える。つまり、命令メモリ1、デー タメモリ2のみならず、演算器6についても、使用する プロセッサを時間ごとに切り替えるものである。図6 は、この実施の形態におけるプロセッサと調停回路との 信号の送受信の動作を説明するためのブロック図で、 7、8は、調停回路5からそれぞれプロセッサ#0

(3)、プロセッサ#1(4)に出力される制御信号で あり、9、10は、それぞれプロセッサ#0(3)、プ 20 ロセッサ#1(4)から調停回路5に出力される制御信 号である。制御信号7、8は、それぞれのプロセッサに 対して、現在リソースを使用することを許可するか否か を示す信号であり、制御信号9、10は、それぞれのプ

ロセッサが、現在、リソースを使用しているか否かを示 す信号である。

【0015】次に動作について説明する。タイマーカウ ンタがある一定の値に達するとタイマーカウンタはリセ ットされ再びカウントを開始するとともに、調停回路5 は、プロセッサ#0(3)に対して制御信号7をアサー 30 トする。プロセッサ#0(3)は、制御信号7がアサー トされると、調停回路5に対して、制御信号9をアサー トする。このとき、制御信号8、10はネゲートされた ままである。さらにタイマーカウンタが再びある一定の 値に達するとタイマーカウンタは再びリセットされ、調 停回路5は、プロセッサ#0(3)に対する制御信号7 をネゲートする。プロセッサ#0(3)は、制御信号7 がネゲートされると、現在、処理中の命令を一時停止し て、リソースの使用をやめるとともに、制御信号9をネ ゲートする。調停回路5は、制御信号9がネゲートされ 40 ブロック図。 ると、制御信号8をアサートし、プロセッサ#1(4) に対してリソースを使用することを許可する。プロセッ サ#1(4)は、制御信号8がアサートされると、制御 信号10をアサートし再び制御信号8がネゲートされる まで、処理を実行する。以下、同様にして、プロセッサ #0とプロセッサ#1が交互にある時間間隔毎に処理を 実行していく。図7は、本実施の形態におけるパイプラ インを示している。IF、D、E、Wの各ステージ及び 30、31、32、33、34、35の各演算命令は実 施の形態1. の場合と同様である。一定時間ごとにプロ 50 きの動作図。

セッサ#0(3)とプロセッサ#1(4)が交互に共有 リソース (命令メモリ1、データメモリ2、演算器6) を使用し、一方のプロセッサが共有リソースを使用して

8

いる間は、他方のプロセッサは共有リソースを使用して いない。図8は、この実施の形態における1チップマル チプロセッサにおいて、2つのプロセスを実行している ときの様子を示したものである。43は、プロセッサ# 0 (3) で、44は、プロセッサ#1 (4) でそれぞれ

実行されているプロセスを示す。また、40はシングル

したときの様子を示しており、41、42との比較のた めに示している。4004は、一方のプロセッサが動作 している間に他方が処理を一時停止している期間であ

る。この実施の形態の場合、2つのプロセス自体を処理 するのに要する時間は、単一のプロセッサで実行した場 合と同一であるが、プロセススイッチが発生しないた

め、総合的な処理時間は短くなっている。以上のよう に、一定時間毎に、動作するプロセッサを切り替えるよ うに構成したため、プロセススイッチが発生せずに、効

率よく処理を実行することが可能である。また、各プロ セッサからのリソース使用の要求の競合が発生しないた め、調停回路、及び、プロセッサのタイミング制御を単

純な回路で実現することが可能である。また、一時停止 しているプロセッサに対してはクロックの供給を止める などして、消費電力を低減させることが可能である。

[0016]

【発明の効果】以上のように、この発明の1チップマル チプロセッサによれば、複数のプロセスを実行したとき にプロセススイッチが発生せずに効率よく処理を実行す ることができ、またメモリのみならず演算器をも複数の プロセッサで共用するように構成したので、省スペース な1 チップマルチプロセッサを実現することが可能であ る。また、メモリのみならず演算器についても、タイマ 一により一定時間間隔で、使用するプロセッサを完全に 切り替えるので、効率よく処理を実行することができる 省スペースな1チップマルチプロセッサを、容易に実現 することが可能である。

【図面の簡単な説明】

【図1】 この発明の1チップマルチプロセッサを示す

【図2】 この発明の1チップマルチプロセッサを示す ブロック図。

【図3】 この発明の1チップマルチプロセッサにおけ る演算命令のパイプライン図。

【図4】 この発明の1チップマルチプロセッサにおい て、2つのプロセッサで同時に演算命令を実行したとき のパイプライン図。

【図5】 この発明の実施の形態1における1チップマ ルチプロセッサにおいて、2つのプロセスを実行したと

この発明の実施の形態2における1チップ マルチプロセッサにおける調停回路およびプロセッサの 構成図。

9


この発明の1チップマルチプロセッサにお 【図7】 いて、2つのプロセッサで同時に演算命令を実行したと きのパイプライン図。

この発明の実施の形態2における1チップ 【図8】 マルチプロセッサにおいて、2つのプロセスを実行した ときの動作図。


【図9】 プロセスを実行したときの動作図。

# 【符号の説明】


1 命令メモリ、2 データメモリ、3 プロセッサ# 0、301 メモリアクセス部、302 命令デコーダ 部、303 命令実行部、4 プロセッサ#1、401 メモリアクセス部、402 命令デコーダ部、403 命令実行部、5 調停回路、6 演算器、20 パイ プラインのIFステージ、21 パイプラインのDステ ージ、22 パイプラインのEステージ、23 パイプ ラインのWステージ、30~35 演算命令、40~4 4 プロセス処理、4001 プロセスA、4002 従来の単一のプロセッサにおいて、2つの 10 プロセスB、4003 プロセススイッチ、4004 動作一時停止期間。




【図2】 データメモリ 命令メモリ 310 プロセッサ#1 401制御レジスタ プロセッサ#0 制御レジスタ PCカウンタ PCカウンタ 調停回路 301 PSW メモリアクセス部 PSW メモリアクセス部 402 302 汎用レジスタ 汎用レジスタ 命令デコーダ部 命令デコーダ部 レジスタ10 -420 レジスタ40 403 303 レジスタ#1 演算器 命令実行部 レジスタ#1 命令実行部 man/man/ レジスタ\$2 レジスタ#2




[図4]



【図5】 4002 4001 4003 4002 4003 4003 4001 プロセスA プロセスB プロセスB プロセスA プロセスA プロセスA プロセッサ#0 time プロセスB プロセッサ打 プロセスB



【図7】



【図8】

